在HBM高带宽内存、2.5D/3D IC、硅转接板、CMOS图像传感器等先进封装工艺中，TSV硅通孔技术是实现芯片垂直互联、高密度堆叠的关键支撑。很多工艺同仁都清楚TSV是硅片垂直导通的核心通道，但在实际量产中，电镀填铜后的厚铜平坦化，往往是影响通孔良率、键合可靠性的核心瓶颈，而TSV铜抛光液，正是解决这一工序痛点的关键CMP耗材。

完整的TSV成型流程包含深硅刻蚀、绝缘层沉积、Ta/TaN阻挡层与铜籽晶层制备、电镀填铜等多道工序。电镀工艺会将硅通孔完全填满铜金属，同时会在晶圆表面形成一层较厚的冗余溢铜。这层多余铜层无法直接用于后续制程，必须通过化学机械抛光工艺精准去除，在保留孔内完好铜柱的前提下，实现晶圆全局平坦化，为后续减薄、凸点制备、混合键合等工序奠定基础。

行业内经常会将TSV铜抛光与传统芯片后端BEOL铜抛光混淆，实际上二者工艺场景与技术要求差异极大。BEOL工艺针对的是微米级薄铜布线，抛光难度较低；而TSV工艺面对的是大孔径、大厚度填铜结构，不仅要求更高的铜去除速率，最核心的难点在于控制通孔碟形凹陷、避免铜柱过抛。一旦抛光过程中孔内铜层出现严重下凹、形貌不均，会直接导致后续堆叠互联导通异常、器件可靠性下降，也是各大封测厂量产中重点管控的工艺问题。

TSV硅通孔铜抛光液为水基胶体分散体系，依托化学作用与机械研磨的协同效应实现精准平坦化，核心配方组分各司其职、相互适配：纳米级胶体二氧化硅磨料负责温和机械研磨，规避晶圆表面划伤缺陷；双氧水作为核心氧化剂，将凸起的金属铜氧化为质地松软的氧化层，便于高效剥离；络合剂可有效络合抛光过程中析出的铜离子，杜绝金属离子回沉污染晶圆；专用缓蚀抑制剂是配方核心，能够在通孔内侧铜表面形成均匀保护膜，抑制孔内铜层过度腐蚀，精准控制碟坑形貌；搭配适配的表面活性剂与pH调节剂，可保障浆料全程分散稳定，适配量产产线的输送、过滤与连续抛光需求。

目前行业量产主流采用两段式抛光工艺，分工明确、兼顾产能与良率：

第一阶段为粗抛bulk去除，依靠高去除速率的TSV铜抛光液，快速剥离晶圆表面绝大部分厚层冗余铜，大幅提升产线抛光效率与产能；

第二阶段为精抛与阻挡层抛光，采用高选择比、低损伤的抛光体系，彻底清除残余铜层，精准停止于Ta/TaN阻挡层，精细化修正TSV铜柱形貌，最大限度降低碟形凹陷、表面颗粒与微缺陷，保障整片晶圆的工艺均匀性。

量产场景下，评判TSV铜抛光液性能的核心指标，主要包含铜去除速率、铜与阻挡层、氧化硅的材料选择比、通孔碟坑控制能力、晶圆片内与片间均匀性，同时对表面低划伤、低残留、工艺兼容性、批次稳定性都有着严苛要求。

针对当前先进封装TSV量产工艺痛点，吉致电子自研量产的TSV硅通孔铜抛光液，打造了适配粗抛、精抛的成套化解决方案，两套浆料体系化学兼容性强、工艺衔接顺畅，可全面覆盖晶圆正面TSV厚铜平坦化、背面TSV Reveal铜尖露出两大核心制程场景。

区别于通用型抛光浆料，吉致电子深度贴合国内TSV产线实际工况，针对大孔径厚铜抛光易过抛、碟坑偏大、均匀性差等问题做了专项配方优化，在保证高效铜去除速率、满足量产产能需求的同时，大幅优化通孔阵列形貌一致性，有效降低抛光缺陷率。同时产品具备优异的批次稳定性与过滤适配性，可完美适配主流CMP设备平台。

在技术服务层面，吉致电子可根据客户不同的通孔规格、工艺目标、设备参数，提供定制化的配方微调与工艺参数调试服务，从小样测试、中试验证到量产导入，配备专属工艺工程师全程跟进，解决客户试产、量产中的各类工艺适配问题。产品广泛适配HBM存储、CMOS图像传感器、2.5D硅转接板、3D IC堆叠等主流先进封装场景。

随着国内先进封装产业快速扩产，TSV核心CMP耗材的国产化替代、稳定供货、低成本量产需求持续攀升。吉致电子依托自主配方研发、成熟量产管控体系与完善的配套技术服务，以高稳定、高适配、高良率的国产化TSV铜抛光液方案，助力国内封测企业降本增效，保障产业链供应链自主可控。

无锡吉致电子科技有限公司

https://www.jzdz-wx.com

联系电话：17706168670